Gromov_IA
8bc1583805
- src/: прошивка встроенного отладчика BL616 — составное USB-устройство 1209:C0CA: DirtyJTAG v3 (WinUSB через MS OS 2.0) + CDC-ACM UART к FPGA B3/C3; UART до 20 Мбод на DMA, JTAG до 30 МГц через аппаратный SPI; - bin/: загрузчик Sipeed (0x0) и штатная прошивка 2025030317 для отката; - gui/: TangProgrammer.exe (C# WinForms, .NET Framework 4) — загрузка FPGA в SRAM и во флеш-память, копия и стирание флеш-памяти FPGA, прошивка моста; светлая и тёмная тема; - scripts/: setup, build, flash, build_gui, make_portable, а также make_release и publish_release для релизов Gitea; - fpga_test/, tests/: тестовые проекты Gowin (loopback, stream) и тесты UART на Python; - tools/openFPGALoader/: openFPGALoader 1.1.1 для Windows x64.
9 lines
320 B
Verilog
9 lines
320 B
Verilog
// UART loopback for testing the BL616 bridge: everything the PC sends to the
|
|
// serial port comes straight back, at any baud rate / format.
|
|
module loopback (
|
|
input wire uart_rx, // B3, driven by BL616 GPIO11 (TX)
|
|
output wire uart_tx // C3, read by BL616 GPIO10 (RX)
|
|
);
|
|
assign uart_tx = uart_rx;
|
|
endmodule
|