Shulga_ND/AD7766_fw
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

Обновить README.md

Browse Source
This commit is contained in:
Shulga_ND
2026-08-11 12:19:34 +03:00
parent 6b78fcc34f
commit f32bccce0b
1 changed files with 1 additions and 1 deletions
Download Patch File Download Diff File Expand all files Collapse all files
README.md
+1 -1
View File
@@ -1,7 +1,7 @@
# AD7766 на Tang Primer 25K
Отладочная прошивка для AD7766: непрерывная оцифровка дифференциального входа
и выдача отсчётов по UART для просмотра в `F:\PyPrj\Signal_analayzer`.
и выдача отсчётов по UART для просмотра в `Signal_analayzer`.
MCLK 1.000 МГц -> ODR 125 kSPS -> дециматор sinc^1 /10 -> **12 500 Гц** ->
кадры по 50 отсчётов -> UART 921600.