- docs/stand.md: состав стенда, схема и таблица соединений, питание,
порядок работы, нормальные показания на ПК и на выходе ЦАП, неисправности;
- README: UART через мост BL616 вместо внешнего FT232, быстрый старт,
структура, команды симуляции через --elab-run (работают и с mcode-сборкой
GHDL), python вместо py -3, список локальной документации;
- .gitignore: мусор генератора IP Gowin, Python, Windows.
Тракт молча отдавал нули: CIC с 26-битными аккумуляторами в железе не считает,
хотя синтез, трассировка, тайминг и симуляция чистые. Порог найден перебором на
плате с приёмом по UART: 26, 24 и 20 бит мертвы, 18, 16 и 10 работают.
Порядок 3 требует ровно 18 бит вместо 24 и попадает в рабочую область.
Характеристики от этого стали лучше: подавление в задерживании 76 дБ вместо 72,
сворачиваемых полос 92 дБ вместо 77, полоса та же 0.032 дБ. Коэффициенты ФНЧ
пересчитаны под sinc^3, сдвиг выхода уменьшен до 13 -- усиление CIC теперь
50^3, и коэффициенты по-прежнему укладываются в 18 бит.
Сброс по включению убран: он тоже убивает тракт, проверено прошивкой в обе
стороны. Маяк светодиода вынесен в условную генерацию, чтобы его широкий
счётчик не собирался в рабочем режиме.
Проверено на плате: 1481 кадр за 6 с, 74050 отсчётов, CRC без ошибок,
STATUS чистый, на входе живой звук.
LED_SRC=3 гонит на светодиод делитель прямо от clk, мимо тракта. Период,
отличный от секунды, означает, что clk не равен SYS_CLK_HZ -- тогда неверны
и частота PDM, и скорость UART, и шкала мигания.
README: UART обратно на G5, добавлены номера контактов гребёнки и заметка
про VCCIO6/7, подаваемое снаружи.
На Dock-плате приёмник встроенного моста BL616 заведён на C3 (IOB56B,
подписан FPGA_UART_TX, контакт 21 гребёнки, банк 4 с фиксированными 3.3 В).
G5 -- это просто контакт 22, он годится только для внешнего моста, посаженного
на гребёнку. Прошивка исправно передавала кадры в неподключённый вывод,
отсюда полное отсутствие байт на ПК при живом тракте.
В README распиновка дополнена номерами контактов гребёнки и заметкой про
VCCIO6/7, которое на этой плате подаётся снаружи.
Выводы clk и LED на двойных функциях, без разрешения CPU/SSPI/READY как
обычных размещение падает. Проверено сквозной сборкой: битстрим собирается,
Fmax 164 МГц против требуемых 50, нарушений нет.
Gromov_IA
nikit3s