Модули буфера, упаковки кадров и UART

FIFO, сборка кадра с CRC-16, передатчик UART и индикация переносятся из имеющегося наработанного тракта без изменения логики. В STATUS бит1 переопределён под насыщение дециматора: DRDY здесь нет.
2026-08-14 15:54:53 +03:00
commit 2d66c49031
5 changed files with 688 additions and 0 deletions
@@ -0,0 +1,21 @@
+# Вывод Gowin IDE, кроме настроек синтеза/PnR
+impl/*
+!impl/*_process_config.json
+*.gprj.user
+
+# Даташиты: большие, не трекаем
+docs/*.pdf
+docs/*.PDF
+docs/Primer_25K/
+
+# Захваченные данные
+*.bin
+*.raw
+*.log
+
+# Симуляция
+build/
+*.cf
+*.ghw
+
+__pycache__/